PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001117724 A

(43) Date of publication of application: 27.04.01

(51) Int. CI

G06F 3/08 G06F 3/06

G06F 13/10

G11B 20/10

(21) Application number: 11296272

(22) Date of filing: 19.10.99

(71) Applicant:

HITACHI LTD

(72) Inventor:

KUDO CHOMEI MITSUISHI NAOMIKI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT **DEVICE AND SYSTEM**


(57) Abstract:

PROBLEM TO BE SOLVED: To improve the functions of a DVD signal processing LSI or the like and the throughput of a DVD-ROM drive or the like including the DVD signal processing LSI and to speed up a computer system or the like including the DVD-ROM drive.

SOLUTION: A host interface part 13 in a DVD signal processing LSI 1 or the like included, e.g. in a DVD-ROM drive and capable of executing the processing of a read signal outputted from a DVD-ROM through a read channel and the servo control of a motor driver, a pickup, etc., is provided with an exclusive packet command register part 135 for storing a packet command independently of a data FIFO for transferring data between the host interface part 13 and a host computer, all addresses of the register part 135 are arranged in the address space of a microcontroller 2 being the main storage device of the DVD-ROM device, and a control circuit 133 of the host interface part 13 is provided with a function for decoding a host command outputted from the host computer and selectively writing a

succeeding packet command in the register part 135.

COPYRIGHT: (C)2001,JPO 図2 <u>DVDの分配にも1のプロック</u>の成



(19)日本国特許庁(JP)

(12) 公 開 特 許 公 貑 (A)

(11)特許出顯公開番号 特開2001-117724 (P2001-117724A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.Cl.7		識別記号	F 1		テーマコート*(参考)		
G06F	3/08		G06F 3	3/08]	F 5B014	
	3/06	302	9	3/06	3021	B 5B065	
	13/10	3 4 0	13	3/10	340	A 5D044	
G11B	20/10		G11B 20	0/10 D			
			水储査密	未讃求	請求項の強11	OL (全22頁)	
(21) 出題番号		特顯平11-296272	(71)出魔人	000005108			
				株式会社	上日立製作所		
(22)出顯日		平成11年10月19日(1999, 10, 19)		東京都千	代田区神田歐洲	可台四丁目 6 番地	
			(72)発明者	工商。	明		
				東京都小	平市上水本町五	订目20番1号 姝	
				式会社日	I立製作所シスラ	テムLS1開発セン	
				夕内			
			(72)発明者				
				東京都小平市上水本町五丁目20番1号 姝			
			(C. 1) (D. C. 1		1立製作所半導体	ダループ内	
			(74)代理人				
				开理工	徳若 光政		
						最終頁に続く	


(54) 【発明の名称】 半導体集和回路装置及びシステム

(57)【要約】

【課題】 DVD信号処理LSI等の機能性を高めて、 DVD信号処理LSIを含むDVD-ROMドライブ等 のスループットを高め、DVD-ROMドライブを含む コンピュータシステム等を高速化する。

【解決手段】 例えばDVD-ROMドライブに含まれ、DVD-ROMからリードチャネルを介して出力される読み出し信号の処理やモータドライバ及びピックアップのサーボ制御等に供されるDVD信号処理LSI1等において、そのホストインタフェース部13に、ホストコンピュータとの間のデータ転送用のデータFIFO134とは別個に、パケットコマンドを格納する専用のパケットコマンドレジスタ部135を設け、その全アドレスを、DVD-ROMドライブの主制御装置たるマイクロコントローラ2のアドレス空間上に配置するとともに、DVD信号処理LSI1のホストインタフェース部13の制御回路133に、ホストコンピュータからのホストコマンドを解読し、後続するパケットコマンドを選択的にパケットコマンドレジスタ部135に書き込む機能を持たせる。

日2 <u>DVDQQは日に81のプロックQは</u>



【特許請求の範囲】

【請求項1】 第1の処理装置から所定ビット単位で時 系列的に入力される第1のコマンドを保持し、かつ、第 2の処理装置から任意のアドレスを指定しつつ上記第1 のコマンドを所定ビット単位で読み出しうる第1の記憶 手段を具備してなることを特徴とする半導体集積回路装 置。

1

【請求項2】 請求項1において、

上記第1の記憶手段のアドレスは、上記第2の処理装置 のアドレス空間上に配置されるものであることを特徴と 10 する半導体集積回路装置。

【請求項3】 請求項1又は請求項2において、

上記半導体集積回路装置は、さらに、

複数単位からなり上記第1の処理装置から所定ビット単位で時系列的に入力されるデータを保持するFIFO形態の第2の記憶手段を具備するものであることを特徴とする半導体集積回路装置。

【請求項4】 請求項1,請求項2又は請求項3において、

上記半導体集積回路装置と上記第1の処理装置との間の 20 信号形式は、ATAPI形式とされるものであり、

上記第1のコマンドは、第2のコマンドが所定のコマンドとされるとき、該第2のコマンドに引き続いて入力されるものであって、

上記第1の記憶手段には、上記第2のコマンドが上記所定のコマンドとされるとき、選択的に上記第1のコマンドが伝達されるものであることを特徴とする半導体集積回路装置。

【請求項5】 請求項1,請求項2,請求項3又は請求項4において、

上記第1の記憶手段及びその関連部は、上記第2の処理 装置により選択的に初期化しうるものとされることを特 徴とする半導体集積回路装置。

【請求項6】 請求項1,請求項2,請求項3,請求項4又は請求項5において、

上記第1のコマンドは、上記第1の処理装置から2バイト単位で時系列的に入力された後、上記第1の記憶手段の連続する二つのアドレスにバイト単位で格納されるものであって、

上記2バイト単位で入力される第1のコマンドの各バイトと、上記第1の記憶手段の連続する二つのアドレスとの間の対応は、選択的に切り換えうる構成とされるものであることを特徴とする半導体集積回路装置。

【請求項7】 請求項1,請求項2,請求項3,請求項4,請求項5又は請求項6において、

上記半導体集積回路装置は、情報媒体制御装置構成する信号処理LSIであって、

上記第1の処理装置は、ホストコンピュータであり、 上記第2の処理装置は、上記情報媒体制御装置の上記信 号処理LSIを含む各部の動作を制御するマイクロコン 50 トローラであることを特徴とする半導体集積回路装置。 【請求項8】 請求項7において、

上記情報媒体制御装置は、DVD-ROMドライブであり、

上記信号処理LSIは、DVD信号処理LSIであることを特徴とする半導体集積回路装置。

【請求項9】 第1の処理装置から所定ビット単位で時 系列的に入力される第1のコマンドを保持し、かつ、第 2の処理装置から任意のアドレスを指定しつつ上記第1 のコマンドを所定ビット単位で読み出しうる第1の記憶 手段を含む半導体集積回路装置を具備することを特徴と するシステム。

【請求項10】 請求項9において、

上記システムは、情報媒体制御装置あり、

上記半導体集積回路装置は、上記情報媒体制御装置を構成する信号処理LSIであって、

上記第1の処理装置は、ホストコンピュータであり、

上記第2の処理装置は、上記情報媒体制御装置の上記信号処理LSIを含む各部の動作を制御するマイクロコントローラであることを特徴とするシステム。

【請求項11】 請求項10において、

上記情報媒体制御装置は、DVD-ROMドライブであ

上記信号処理LSIは、DVD信号処理LSIであることを特徴とする半導体集積回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体集積回路装置及びシステムに関し、例えば、DVD信号処理LSI 30 及びこれを含むDVD-ROMドライブならびにその機能性の向上及び処理の高速化に利用して特に有効な技術に関するものである。

[0002]

【従来の技術】パーソナルコンピュータ等のリムーバルな記憶装置として用いられるCD(コンパクト・ディスク)-ROM(リードオンリメモリ)ドライブ及びDVD(デジタル・バーサタイル・ディスク)-ROMドライブがある。また、このようなDVD-ROMドライブ等に含まれ、DVD-ROMから出力される読み出し信号の処理やモータドライバ及びピックアップのサーボ制御等に供されるいわゆるDVD信号処理LSI(大規模集積回路装置)がある。

【0003】DVD-ROMドライブ(DVD-ROM 装置)については、例えば、四日経BP社発行の平成9年4月7日付『日経エレクトロニクス』no. 686,第19頁~第20頁に記載されている。

[0004]

【発明が解決しようとする課題】本願発明者等は、この 発明に先立って、上記のようなDVD-ROMドライブ (情報媒体制御装置)を構成するDVD信号処理LSI

の改良設計に従事し、次の問題点に気付いた。すなわち、このDVD信号処理LSIは、例えば、図8に示されるように、信号処理部11',バッファメモリコントローラ12',ホストインタフェース部13'ならびにマイコンインタフェース部14'を含む。

【0005】このうち、信号処理部11'は、図示されないDVD-ROMからピックアップを介して出力されリードチャネルにより増幅される読み出し信号を受けるデータストローブ回路111'と、モータドライバやピックアップの動作を制御するサーボ制御回路114'と、符号処理を行う復調回路112'及び誤り訂正回路113'とを含み、ホストインタフェース部13'は、ホストコンピュータからホストバスを介して入力されるホストコマンド等を保持するタスクファイルレジスタ131'と、割込レジスタを含む制御レジスタ132'と、ホストインタフェース部の動作を制御する制御回路133'と、バッファメモリ3'及びホストコンピュータ間で授受されるデータのレート整合を行うデータFIFO(ファースト・イン・ファースト・アウト)D134'及びパケットFIFOP135'とを含む。

【0006】一方、バッファメモリコントローラ12'は、図の上方においてバッファメモリ3'に結合され、図の左方において信号処理部11'に結合される。また、図の右方においてホストインタフェース部13'のデータFIFO134'に結合されるとともに、図の下方において、マイコンインタフェース部14'を介してマイクロコントローラ2'のバスに結合される。このマイコンインタフェース部14'には、さらに信号処理部11'の各ブロックが結合されるとともに、ホストインタフェース部13'の内部バスが結合される。

【0007】DVD-ROMからピックアップを介して 出力されリードチャネルにより増幅される読み出し信号 は、DVD信号処理LSI1'の信号処理部11'のデ ータストローブ回路111'によってデジタル化され、 クロック抽出処理を受ける。また、復調回路112'に よるいわゆる8-16復調処理を受けて8ビットつまり バイト単位のデータとされた後、バッファメモリコント ローラ12'を介してバッファメモリ3'に蓄積され る。そして、所定量がバッファメモリ3'に蓄積された 時点で、誤り訂正回路113'による誤り訂正処理を受 40 けた後、ホストコンピュータの指示を受けて、ホストイ ンタフェース部13'のデータFIFOD134'から ホストバスを介してホストコンピュータに出力される。 【0008】ホストコンピュータは、DVD信号処理L SI1'のホストインタフェース部13'のタスクファ イルレジスタ131'に所定のホストコマンドを書き込 んで例えばDVD-ROMの読み出し動作を指示し、そ の制御レジスタ132'に書き込まれたステータスによ って読み出し動作等の終了を識別する。また、マイクロ コントローラ2'は、ホストコンピュータの指示を受け 50

てDVD-ROMの読み出し動作を開始し、そのシーケンス制御う行うとともに、DVD信号処理LSI1'のサーボ制御回路114'からモータドライバを介してDVD-ROM駆動用のモータ、アクチュエータならびにピックアップ等を制御する。

【0009】ところで、上記DVD-ROMドライブにおいて、DVD信号処理LSI及びホストコンピュータ間の信号形式はATAPI (AT・アタッチメント・パケット・インタフェース)形式とされ、ホストコンピュータからDVD-ROMドライブに発行されるホストコマンドは、上記のように、DVD信号処理LSIのタスクファイルレジスタ131'に書き込まれる。また、このホストコマンドがパケットコマンド入力のためのコマンド『A0』である場合、トラックアドレスや転送データ長を含む12バイトのパケットコマンドが引き続いて入力されるが、これらのパケットコマンドは、DVD信号処理LSIのデータFIFOP135'に取り込まれた後、マイクロコントローラにより読み出される。

【0010】従来のDVD-ROMドライブにおいて、20 DVD信号処理LSI及びホストコンピュータ間のデータバスは16ビットつまり2バイト幅とされ、DVD信号処理LSI及びマイクロコントローラ間のデータバスは、8ビットつまり1バイト幅とされる。このため、データFIFOP135'からマイクロコントローラに対するパケットコマンドの読み出しは、バイト単位の転送命令である『MOV.B』を使って行われ、マイクロコントローラは、例えば、

MOV. B @DR, ROH MOV. B @DR, ROL MOV. B @DR, R1H 30 @DR, R1L MOV. B MOV. B @DR, R2H MOV. B @DR, R2L @DR, R3H MOV. B MOV. B @DR, R3L @DR, R4H MOV. B MOV. B @DR, R4L MOV. B @DR, R5H MOV. B @DR, R5L

なる合計12個の命令を実行しなくてはならない。すなわち、一つのアドレスから読み出すため、パケットFIFOP135'の読み出しアドレスDRからマイクロコントローラの中央処理ユニット(CPU)の汎用レジスタ(ROH, ROL~R5H, R5L)への12個の転送命令(MOV)が必要である。このとき、データリードのみならず、命令リードも余分に必要としてしまう。【0011】また、マイクロコントローラの中央処理ユニット(CPU)に読み出された12バイトのパケットコマンドは、その汎用レジスタに格納しきれないため、あるいは汎用レジスタに格納できたとしても、そのコマ

ンドを実行するための作業用の汎用レジスタが不足してしまうため、一時的に例えば内蔵RAM(ランダムアクセスメモリ)に転送しなくてはならず、この転送処理もマイクロコントローラの中央処理ユニットの負担となる。さらに、上記12バイトの固定長とされるパケットコマンドは、コマンド種別によっては必ずしもその全バイトが意味を持つとは限らないが、FIFOを介するが故に、マイクロコントローラは常にその全バイトを取り込まざるを得ない。加えて、FIFOを介するパケットコマンドの転送処理は、FIFOのシフト動作を必要とするが、このバスサイクルは非同期であるため、設計上の困難を生ずる。

【0012】以上の結果、マイクロコントローラの中央処理ユニットに対する処理負担が増大し、その処理能力が低下して、DVD-ROMドライブとしてのスループットが低下するとともに、DVD-ROMドライブ及びこれを含むコンピュータシステムのマシンサイクルが高速化されるにしたがって、FIFOのシフト制御が高速動作に制約を与え、これによってマイクロコントローラのマシンサイクルが制限されるおそれもある。

【0013】この発明の目的は、DVD信号処理LSI等の機能性を高めることにある。この発明の他の目的は、DVD信号処理LSIを含むDVD-ROMドライブ等のスループットを高め、DVD-ROMドライブを含むコンピュータシステム等のマシンサイクルを高速化することにある。

【0014】この発明の前記ならびにその他の目的と新規な特徴は、この明細書の記述及び添付図面から明らかになるであろう。

[0015]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、次 の通りである。すなわち、例えばDVD-ROMドライ ブ(情報媒体制御装置)に含まれ、DVD-ROMから 出力される読み出し信号の処理やモータドライバ及びピ ックアップのサーボ制御などに供されるDVD信号処理 LSI等において、ホストコンピュータとの間のデータ 転送用のデータFIFOとは別個に、パケットコマンド を格納する専用のパケットコマンドレジスタを設け、そ の全アドレスを、DVD-ROMドライブの主制御装置 たるマイクロコントローラのアドレス空間上に配置する とともに、DVD信号処理LSIのホストインタフェー ス部の制御回路に、ホストコンピュータからのホストコ マンドを解読し、後続するパケットコマンドを選択的に パケットコマンドレジスタに書き込む機能を持たせる。 また、データFIFOとパケットコマンドレジスタを、 共通の制御回路によって制御するようにする。

【0016】これにより、マイクロコントローラによる パケットコマンドレジスタのランダムアクセスを可能に して、ホストコンピュータから入力されるパケットコマ 50 ンドを、FIFO形態のレジスタを介することなく、マイクロコントローラに高速転送することができるとともに、マイクロコントローラによる無駄なパケットコマンドの読み出しをなくし、マイクロコントローラの中央処理ユニットの処理負担を軽減して、その処理能力を高めることができる。また、論理的規模の増加を抑止できる。

【0017】上記DVD信号処理LSIにおいて、そのホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なリセットフラグを設け、マイクロコントローラに、ホストインタフェース部のパケットコマンドレジスタ及びそのポインタを含む周辺部をリセットしうる機能を持たせる。

【0018】これにより、例えば何らかの原因によって一連のパケットコマンドの入力動作が中断した場合でも、パケットコマンドレジスタの保持内容をクリアし、そのポインタを含む周辺部をリセットして、再送処理を行うことができる。

【0019】上記DVD信号処理LSIにおいて、その ホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なセレクトフラグを設け、ホストインタフェース部の制御回路に、ホストコンピュータから2バイト単位で入力されるパケットコマンドの各バイトと、これらのパケットコマンドがバイト単位で格納されるパケットコマンドレジスタの連続する二つのアドレスとの間の対応をセレクトフラグに従って選択的に切り換えうる機能を持たせる。

【0020】これにより、マイクロコントローラの種類に関係なく、パケットコマンドレジスタに対するパケットコマンドの格納処理を汎用化することができる。

【0021】以上の結果、DVD信号処理LSI等の機能性を高めて、これを含むDVD-ROMドライブ等のスループットを高め、DVD-ROMドライブを含むコンピュータシステム等のマシンサイクルを高速化することができる。

[0022]

30

【発明の実施の形態】図1には、この発明が適用された DVD-ROMドライブ(システム)の一実施例のブロック図が示されている。同図をもとに、まずこの実施例のDVD-ROMドライブの構成及び動作の概要について説明する。

【0023】なお、本実施例のDVD-ROMドライブは、特に制限されないが、図示されないホストコンピュータ(第1の処理装置)等とともに、所定のコンピュータシステムを構成する。また、図1のDVD信号処理LSI1(半導体集積回路装置),マイクロコントローラ2(第2の処理装置),バッファメモリ3(第3の記憶手段),ドライバ(モータドライバ)61~63,リードチャネル8ならびにアンプ10を含む電子回路は、公知の半導体集積回路の製造技術により、単結晶シリコン

のような1個又は複数個の半導体基板面上にそれぞれ形成される。さらに、各電子回路を収納したパッケージは、所定のボード上に実装され、該ボードとアクチュエータ51,スレッドモータ52,スピンドルモータ53ならびにピックアップ7等を含む機構部は、所定のケース内に収納される。

【0024】図1において、この実施例のDVD-RO 行うとともに、そのPWN Mドライブは、記憶媒体となるDVD-ROMつまりディスク4と、該ディスク4を回転駆動するスピンドルモータ53を含む機構部とを備える。この機構部は、さらにディスク4に記憶される情報を読み出し電気信号に変換するピックアップ7と、該ピックアップ7をディスクなの記録ピットに焦点を合わせる様に駆動するアクチュエータ51と、アクチュエータ51をトラック直角方向にスライドするスレッドモータ52を含む。 行うとともに、そのPWN (ローディング)モータ (ローディング)モータ (ローディング)モータ (ローディング)モータ (ローディング)モータ (ローディング)モータ (ローディング)モータ (ローディング) モータ (ローディング) エータ (ローディング) ローディング (ローディング) エータ (ローディング) エータ (ローディング) エータ (ローディング) ローディング (ローディング) エータ (ローディング) ローディング (ローディング) ローダー (ロー

【0025】アクチュエータ51は、ドライバ61により駆動される。また、スレッドモータ52は、ドライバ62によって駆動され、スピンドルモータ53は、ドライバ63によって駆動される。ドライバ61には、後述するDVD信号処理LSI1のサーボ制御回路から制御信号SVDA0及びSVDA1が供給される。また、ドライバ62には、上記サーボ制御回路から制御信号SVDA2が供給され、ドライバ63には、制御信号SVDA3が供給される。

【0026】一方、ピックアップ7は、発光素子となる レーザダイオードと、受光素子となるフォトダイオード とを含み、レーザダイオードから出力される所定波長の レーザ光のディスク4による反射光をフォトダイオード で受けることによって、ディスク4の記憶情報に対応し た電気信号たる読み出し信号を生成する。この読み出し 信号は、リードチャネル8によって増幅された後、DV D信号処理LSI1のデータ入力端子DINに入力され る。リードチャネル8は、さらに、フォーカスエラーや トラッキングエラーを検出し、対応するエラー検出信号 FE及びTEをDVD信号処理LSI1に出力するとと もに、そのトラックカウンタの計数値TCONTをDV D信号処理LSI1に出力する。リードチャネル8の動 作は、SCI(シリアル・コミュニケーション・インタ フェース)及びIOP(入出力ポート)を介して、マイ クロコントローラ2により制御される。

【0027】マイクロコントローラ2は、マイコンインタフェース部を介してDVD信号処理LSI1に結合される。また、そのSCI及びIOPを介して評価装置91(EQP)に結合可能にされるとともに、IOP及びAIN(アナログ入力ポート)を介して入力装置たるオプション選択装置92(OPT)に結合され、さらにIOPを介して出力装置たる表示装置93(LED)に結合される。

【0028】マイクロコントローラ2は、ホストコンピ には、関連するマイクロコンュータからDVD信号処理LSI1のタスクファイルレ 50 モリ3が再掲して示される。

ジスタ131のコマンドレジスタATCMDなどに書き込まれたコマンドを読み出し、これを解析して、DVD-ROMドライブの指定された動作を開始し、その動作シーケンスを管理・制御する。

【0029】なお、マイクロコントローラ2は、さらに、そのIOPを介してモータドライバミュート制御を行うとともに、そのPWMタイマの出力をもとにトレイ(ローディング)モータを制御する機能をあわせ持つが、このことについては、本発明と直接関係ないため、具体的な説明を割愛する。

【0030】DVD信号処理LSI1は、後述するように、リードチャネル8ならびにドライバ61~63に結合される信号処理部と、マイクロコントローラ2に結合されるマイコンインタフェース部と、バッファメモリ3に結合されるバッファメモリコントローラと、ホストバスに結合されるホストインタフェース部とを備える。このうち、信号処理部は、リードチャネル8から入力されるトラッキングエラー検出信号TE,フォーカスエラー検出信号FEならびにトラックカウンタ計数値TCONTをもとに、上記機構部のアクチュエータ51,スレッドモータ52ならびにスピンドルモータ53に対するサーボ制御を行う。また、リードチャネル8から入力される読み出し信号をデジタル信号に変換するとともに、該デジタル信号からクロック成分を抽出し、読み出しデータを再生する。

【0031】一方、DVD信号処理LSI1のマイコンインタフェース部は、DVD信号処理LSI1と主制御装置たるマイクロコントローラ2との間のインタフェース整合を司る。また、バッファメモリコントローラは、バッファメモリ3に対するアクセスを整理・調停するとともに、そのバス制御を行う。さらに、ホストインタフェース部は、DVD信号処理LSI1とホストコンピュータとの間のインタフェース整合を司り、そのためのタスクファイルレジスタや制御レジスタ、データFIFOならびにパケットコマンドレジスタ等を含む。

【0032】なお、DVD信号処理LSI1は、オーディオ信号をデジタル信号のまま出力する機能と、アンプ10を介してアナログ信号として出力する機能とをあわせ持ち、そのためのD/A(デジタル・アナログ)変換回路を備える。DVD信号処理LSI1の具体的構成等については、後で詳細に説明する。

【0033】図2には、図1のDVD-ROMドライブに含まれるDVD信号処理LSI1の一実施例のブロック図が示されている。同図をもとに、この実施例のDVD-ROMドライブに含まれるDVD信号処理LSI1の構成及び動作の概要について説明する。なお、図2のDVD信号処理LSI1の各ブロックを構成する回路素子は、1個の半導体基板面上に形成される。また、図2には、関連するマイクロコントローラ2及びバッファメモリ3が再掲して示される。

【0034】図2において、DVD信号処理LSI1 は、信号処理部11,バッファメモリコントローラ1 2, ホストインタフェース部13ならびにマイコンイン タフェース部14を含む。このうち、信号処理部11 は、データストローブ回路111,復調回路112,誤 り訂正回路113ならびにサーボ制御回路114を含 み、ホストインタフェース部13は、タスクファイルレ ジスタ131,制御レジスタ132,制御回路133, データFIFO134 (第2の記憶手段) ならびにパケ ットコマンドレジスタ部135 (第1の記憶手段)を含 10 む。

【0035】信号処理部11のデータストローブ回路1 11は、その左方においてリードチャネルに結合され る。また、サーボ制御回路114は、その左方において 各モータドライバつまりドライバ61~63に結合され る。信号処理部11の各ブロックは、その下方において マイコンインタフェース部14つまりマイクロコントロ ーラ2に結合される。

【0036】一方、ホストインタフェース部13のタス クファイルレジスタ131,制御レジスタ132,デー タFIFO134ならびにパケットコマンドレジスタ部 135は、その右方においてホストバスつまりホストコ ンピュータに結合される。また、タスクファイルレジス タ131,制御レジスタ132,制御回路133ならび にパケットコマンドレジスタ部135は、その左方にお いて内部バスを介してマイコンインタフェース部14つ まりマイクロコントローラ2に結合され、データFIF 〇134は、バッファメモリコントローラ12に結合さ れる。さらに、バッファメモリコントローラ12は、図 の上方においてバッファメモリ3に結合され、図の下方 においてマイコンインタフェース部14つまりマイクロ コントローラ2に結合され、図の左方において信号処理 部11に結合される。

【0037】DVD信号処理LSI1の信号処理部11 のサーボ制御回路114は、図示されないA/D変換回 路、D/A変換回路ならびにパルス検出回路を含み、リ ードチャネル及びモータドライバを介してディスク及び そのピックアップの制御を行う。すなわち、サーボ制御 回路114は、A/D変換回路により、リードチャネル から供給されるフォーカスエラー検出信号FE及びトラ ッキングエラー検出信号TEを取り込み、これをもとに サーボ制御情報を生成する。これらのサーボ制御情報を もとに、所定のサーボ制御処理を行い、これをもとに、 D/A変換回路によりアクチュエータによるピックアッ プのフォーカス及びトラッキング制御が実現される。

【0038】信号処理部11のサーボ制御回路114 は、さらに、トラッキング制御の低周波成分を抽出した 後、対応するD/A変換回路を介してピックアップのス レッドモータを制御するとともに、パルス検出回路によ 度となるようにサーボ制御を行う。

【0039】DVD信号処理LSI1の信号処理部11 のデータストローブ回路111は、DVD-ROMから ピックアップを介して出力されリードチャネルにより増 幅された読み出し信号をデジタル信号にデジタル化する とともに、これらのデジタル信号からデータ及びクロッ ク信号を抽出する。また、復調回路112は、データス トローブ回路111によって得られた16ビット単位の 読み出しデータに8-16復調処理を施し、例えばテー ブル変換を用いて8ビットつまりバイト単位の読み出し データに変換した後、バッファメモリコントローラ12 を介してバッファメモリ3に蓄積・格納する。復調回路 112は、さらに、デインターリーブ,シンクの検出機 能をあわせ持つ。また、CD-ROM再生用に、図示さ れないCDオーディオ信号の復号機能と、CD-ROM のシンク検出機能、デスクランブル機能ならびにヘッダ 検出機能とをあわせ持つ。

【0040】一方、DVD信号処理LSI1の信号処理 部11の誤り訂正回路113は、バッファメモリ3に1 ブロック、つまり例えば182×208バイトの読み出 しデータが蓄積された時点で起動される。そして、これ らの読み出しデータに所定の誤り訂正処理を施した後、 さらにCRC(サイクリック・リダンダンシ・チェッ ク) 符号によるチェックを施す。誤り訂正回路113に よる誤り訂正処理は、特に制限されないが、シンドロー ム計算、誤りの有無判定、ユークリッド互除法、チェー ンサーチ、誤り数値計算ならびに訂正の手順で進められ

【0041】このうち、シンドローム計算は、周知のよ うに、一連の入力データをバッファメモリ3から読み出 し、シンドローム多項式の係数を算出することによって 行われる。このとき、シンドローム多項式の係数がすべ てゼロとなった場合、入力データには誤りがないものと 判定される。また、入力データに誤りがあった場合、最 初にユークリッド互除法により、シンドローム多項式か ら誤り位置多項式と誤り数値多項式を算出し、続いて誤 り位置多項式の根をチェーンサーチにより求めることで 誤り位置が判定され、入力データが正常値に訂正され

【0042】次に、DVD信号処理LSI1のバッファ メモリコントローラ12は、バッファメモリ3に対する アクセス要求を整理・統轄し、そのバス制御を行う。す なわち、バッファメモリコントローラ12は、所定のタ イミングで信号処理部11の復調回路112からの入力 要求を受け付け、復調された読み出しデータをバッファ メモリ3に転送する。そして、バッファメモリ3に前記 所定値の読み出しデータが蓄積されたことを検出して、 誤り訂正回路113を起動するとともに、この誤り訂正 回路113による一連の誤り訂正処理が終了した時点 りスピンドルモータの回転速度を識別し、所定の回転速 50 で、デコード完了割り込みを発生して、マイクロコント

ローラ2に通知する。

【0043】マイクロコントローラ2は、バッファメモ リコントローラ12の割り込みを受けて、ホストインタ フェース部13のタスクファイルレジスタ131に出力 ステータスを、制御回路に出力コマンドを書き込み、こ れを受けてホストインタフェース部13の制御回路13 3からバッファメモリコントローラ12に対して読み出 しデータの出力要求が行われる。バッファメモリコント ローラ12は、バッファメモリ3の指定されたアドレス から指定量のデータを読み出し、ホストインタフェース 10 部13のデータFIFO134を介してホストバスつま りホストコンピュータに出力する。

【0044】なお、バッファメモリコントローラ12 は、バッファメモリ3に対する各入力要求及び出力要求 に対応して、アドレスポインタを備える。これらのアド レスポインタは、そのアドレスがマイクロコントローラ 2のアドレス空間上に配置された内部 I O レジスタとさ れ、マイクロコントローラ2により初期設定される。デ ータFIFO134は、ホストインタフェースにおいて 適正なデータスループットが得られるべく、所定の容量 20 を持つものとされる。

【0045】DVD信号処理LSI1のホストインタフ ェース部13は、ホストコンピュータとの間で、コマン ドの入力処理やステータスの出力処理ならびにデータの **入出力処理を行う。上記のように、バッファメモリ3と** ホストコンピュータとの間のデータ転送処理は、データ FIFO134を介して行われる。

【0046】ところで、DVD信号処理LSI1のホス トインタフェース部13は、前述のように、パケットコ マンドレジスタ部135を含む。また、ホストインタフ エース部13及びホストコンピュータ間の信号形式は、 ATAPI形式とされ、ホストコンピュータからDVD -ROMドライブに発行されるホストコマンド(第2の コマンド)は、DVD信号処理LSIのホストインタフ エース部13のタスクファイルレジスタ131に書き込 まれる。このとき、ホストコマンドが例えばパケットコ マンド入力のためのコマンド『AO』とされる場合、先 頭アドレスや転送データ長を含む12バイトのパケット コマンド (第1のコマンド) が引き続いて入力される が、これらのコマンドは、データFIFO134に書き 込まれず、パケットコマンドレジスタ部135に書き込 まれる。

【0047】この実施例において、ホストインタフェー ス部13のパケットコマンドレジスタ部135は、その 全アドレスがマイクロコントローラ2のアドレス空間上 に配置され、マイクロコントローラ2によるランダムア クセスが可能とされる。このため、マイクロコントロー ラ2は、パケットコマンドレジスタ部を備えない従来の DVD信号処理LSI1に比較して、ホストコンピュー

ることなく高速に、しかも必要なバイト数だけ任意に読 み出すことが可能となり、相応してマイクロコントロー ラ2の処理能力が高められるが、このことについては後 で詳細に説明する。

【0048】図3には、図2のDVD信号処理LSI1 のホストインタフェース部13の一実施例の部分的なブ ロック図が示され、図4には、その内部IOレジスタの 一実施例のアドレスマップが示されている。両図をもと に、この実施例のDVD信号処理LSI1のホストイン タフェース部13のやや具体的な構成及び動作と、タス クファイルレジスタ131及びパケットコマンドレジス タ部135を含む内部 I O レジスタのアドレス構成及び ビット構成等について説明する。

【0049】なお、図4では、タスクファイルレジスタ 131、制御レジスタ132ならびにパケットコマンド レジスタ部135と、これまで制御レジスタ132の一 部としてきた割込みレジスタとが、内部IOレジスタと して一体化して示される。また、内部IOレジスタの各 レジスタにおいて、ソフトウェアによりその内容が定義 されるビットが『#』で示され、ハードウェアとしても 存在しないビットが『0』で示される。各レジスタを択 一的に指定するための6ビットのアドレスは、上位2ビ ットと下位4ビットを単位として16進表示され、その 末尾には16進表示であることを示す『h』が付され る。以下の記述では、この『h』が16進数の前に付さ れる場合もある。

【0050】図3において、ホストインタフェース部1 3は、前述のように、データFIFO134及びパケッ トコマンドレジスタ部135を含み、さらに、タスクフ ァイルレジスタ131に書き込まれたコマンドをデコー ドするコマンド解析回路136と、FIFO制御回路1 38, セレクタ137ならびにラッチ回路139とを含 む。このうち、データFIFO134の左側の入出力端 子は、バッファメモリコントローラを介してバッファメ モリに結合され、その右側の入出力端子は、ラッチ回路 139を介してホストバスつまりホストコンピュータに 結合される。また、パケットコマンドレジスタ部135 の左側の入出力端子は、マイコンインタフェース部に結 合され、その右側の入出力端子は、ラッチ回路139を 介してホストバスつまりホストコンピュータに結合され る。ラッチ回路139は、ホストバスとのタイミング整 合を図る。

【0051】一方、ホストインタフェース部13のセレ クタ137には、データFIFO134から入力完了信 号endin及び出力完了信号endoutが供給さ れ、パケットコマンドレジスタ部135から入力完了信 号endinが供給される。また、データFIFO13 4には、セレクタ137から入力制御信号strbin 及び出力制御信号strboutが供給され、パケット タから入力されるパケットコマンドを、FIFOを介す 50 コマンドレジスタ部135には、入力制御信号strb

inが供給される。セレクタ137は、その左方においてFIFO制御回路138に結合される。また、FIFO制御回路138及びセレクタ137には、コマンド解析回路136から所定の起動制御信号及び選択制御信号がそれぞれ供給される。FIFO制御回路138には、さらに、マイクロコントローラによるデータ転送起動信号が供給される。

【0052】 ここで、タスクファイルレジスタ131 は、図4に示されるように、そのアドレスを00h~0 Bhとする12個の内部IOレジスタからなり、コマン ド格納用のレジスタATCMDと、ステータス格納用の レジスタATSTA0及びATSTA1と、エラー格納 用のレジスタATERRとを含む。また、制御レジスタ 132は、そのアドレスを14h~17hならびに21 hとする5個の内部IOレジスタからなり、そのライト によってデータ転送が開始されるレジスタHSRと、転 送すべきデータのブロック数を示すレジスタHBCと、 ブロックサイズを示すレジスタHPSSH及びHPSS Lと、ホストインタフェース制御用のホスト制御レジス タHECとを含む。このホスト制御レジスタHECは、 本発明により追加されたリセットフラグHPCRST及 びセレクトフラグSELを含むが、その作用等について は後で詳細に説明する。

【0053】一方、パケットコマンドレジスタ部135は、そのアドレスを24h~2Fhとする12個の内部IOレジスタ、つまりパケットコマンドレジスタHPCD0~HPCDBを含み、割込みレジスタは、そのアドレスを3Ah~3Dhとする4個の内部IOレジスタを含む。このうち、割込み要因レジスタHAINTは、データFIFO134の入出力完了時にセットされるFIFO割込みフラグFIFOENDと、パケットコマンド入力完了時にセットされるパケットコマンド入力完了時にセットされるパケットコマンド割込みフラグPKTENDを含み、割込みマスクレジスタHAMSKは、割込みフラグFIFOEND及びPKTENDに対応する割込みマスクフラグMFIFOEND及びMPKTENDを含む。

【0054】この実施例において、パケットコマンドレジスタHPCD0~HPCDBを含む内部IOレジスタのアドレスは、そのすべてがマイクロコントローラ2のアドレス空間上に配置され、マイクロコントローラ2は、任意のアドレスを指定しつつ内部IOレジスタをランダムアクセスすることが可能とされる。

【0055】図3に戻ろう。ホストインタフェース部13のコマンド解析回路136は、タスクファイルレジスタ131のコマンドレジスタATCMDに格納された所定のコマンドをデコードし、対応する動作を選択的に実行する。このとき、実行すべきコマンドが後述のホスト『A0』以外であることを識別したコマンド解析回路136は、セレクタ137に選択制御信号を出力する。マイクロコントローラ2によるHSRレジスタライトに従50

って起動制御信号を入力すると、データ転送が起動される。ホストストローブに従って、FIFO制御回路138は制御信号を出力し、セレクタ137を介してデータFIFO134に対して入力制御信号strbinを出力する。

【0056】これにより、データFIFO134は、ホストコンピュータからラッチ回路139を介して入力される入力データを順次取り込み、バッファメモリコントローラ12を介してバッファメモリ3に出力する。そして、制御レジスタ132のレジスタHBCならびにHPSSH及びHPSSLに指定されたブロックサイズ及びブロック数のデータの入力がすべて終了した時点で、セレクタ137に対して入力完了信号endinは、セレクタ137からFIFO制御回路138に伝達される。

【0057】FIFO制御回路138は、データFIFO134の入力完了信号endinを受けて割込み要因レジスタHAINTのFIFO割込みフラグFIFOENDをセットし、マイクロコントローラ2に対して割り込みをかける。マイクロコントローラ2は、割込みマスクレジスタHAMSKの対応する割込みマスクフラグMFIFOENDがセット状態にないことを条件に、FIFO割込みフラグFIFOENDを受理し、データの入力処理を終了する。

【0058】一方、実行すべきコマンドがデータの出力に関するコマンドである場合、コマンド解析回路136は、セレクタ137に対して選択制御信号を出力し、マイクロコントローラ2によるHSRレジスタライトに従って、起動制御信号を入力すると、データ転送が起動される。予めバッファメモリ3の指定アドレスに格納されている出力データをバッファメモリコントローラ12を介して取り込み、ホストストローブに従ってFIFO制御回路138は制御信号を出力し、セレクタ137は、データFIFO134に出力制御信号strboutを出力する。

【0059】これにより、データFIFO134は、データをラッチ回路139を介してホストバスつまりホストコンピュータに出力する。そして、制御レジスタ132のレジスタHBCならびにHPSSH及びHPSSLに指定されたブロックサイズ及びブロック数のデータの出力がすべて終了した時点で、セレクタ137からFIFO制御回路138に対して出力完了信号endoutを出力する。

【0060】FIFO制御回路138は、データFIFO134の出力完了信号endoutを受けてやはり割込み要因レジスタHAINTのFIFO割込みフラグFIFOENDをセットし、マイクロコントローラ2に対して割り込みをかける。マイクロコントローラ2は、割込みマスクレジスタHAMSKの対応する割込みマスクフラグMFIFOENDがセット状態にないことを条件

に、FIFO割込みフラグFIFOENDを受理し、デ ータの出力処理を終了する。

【0061】次に、実行すべきコマンドがその直後に1 2バイトのパケットコマンドが引き続いて入力されるホ ストコマンド『AO』であることを識別した場合、コマ ンド解析回路136は、FIFO制御回路138及びセ レクタ137に起動信号及び選択信号をそれぞれ出力 し、セレクタ137は、パケットコマンドレジスタ部1 35に対して入力ストローブ信号 strbinを出力す る。この場合は、マイクロコントローラ2によらず、コ マンド解析回路によって起動される。

【0062】これにより、パケットコマンドレジスタ部 135は、ホストコンピュータからホストバス及びラッ チ回路139を介して2バイト単位で入力されるパケッ トコマンドを、バイト単位で前記12個のパケットコマ ンドレジスタHPCD0~HPCDBに順次書き込む。 このとき、ブロックサイズは6ワードに設定され、ブロ ック数は1に設定される。12バイトのパケットコマン ドの入力が終了すると、パケットコマンドレジスタ部1 35は、セレクタ137に対して入力完了信号endi nを出力し、コマンド入力が終了したことを知らせる。 【0063】FIFO制御回路138は、パケットコマ ンドレジスタ部135の入力完了信号endinを受け て割込み要因レジスタHAINTのパケットコマンド割 込みフラグPKTENDをセットし、マイクロコントロ ーラ2に割り込みをかける。また、マイクロコントロー ラ2は、割込みマスクレジスタHAMSKの割込みマス クフラグMPKTENDがセット状態にないことを条件 にパケットコマンド割込みフラグPKTENDを受理 し、パケットコマンドの読み出しを開始する。

【0064】図4に示したように、パケットコマンドレ ジスタHPCD0~HPCDBは、内部IOレジスタの 連続するアドレス24h~2Fhに配置される。また、 これらのアドレスは、前述のように、そのすべてがマイ クロコントローラ2のアドレス空間上に配置され、マイ クロコントローラ2は、任意のアドレスを指定しつつパ ケットコマンドレジスタHPCD0~HPCDBのラン ダムアクセスを可能とする。さらに、マイクロコントロ ーラ2に用意された命令の中には、例えば連続する二つ のアドレスを同時にアクセスしうるワードサイズの転送 命令つまりMOV. Wと、連続する四つのアドレスを同 時にアクセスしうるロングワードサイズの転送命令つま りMOV. Lとが含まれる。したがって、マイクロコン トローラ2は、実行すべきコマンドの種別に応じて、前 記MOV. Bを含む転送命令を選択的に組み合わせて用 いることにより、パケットコマンドの必要なバイトのみ を選択的にかつ効率良く読み出すことが可能となる。

【0065】すなわち、例えばパケットコマンドレジス タHPCD0~HPCDBに入力された12バイトのパ ローラ2は、例えば、

MOV. L @HPCDO, ERO

MOV. L @HPCD4, ER1

MOV. L @HPCD8, ER2

のように、三つのロングワードサイズのリード命令を使 って12バイトのパケットコマンドを効率良く読み出 し、処理することができる。

16

【0066】また、

MOV. B @HPCD0, ROL

10 のように、パケットコマンドの第0バイトに含まれるオ ペレーションコードをリードして判定した後、例えばマ イクロコントローラ2として実行すべきコマンドがリー ドコマンド『10』である場合、パケットコマンドの第 2ないし第5バイトで開始アドレスが、また、第6ない し第9バイトとして転送データ長が指定されるため、例 えば、

MOV. L @HPCD2, ER1

MOV. L @HPCD6, ER2

のように、ロングワードサイズのリード命令で必要な4 20 バイトのパケットコマンドのみを効率良く読み出すこと ができる。このコマンドでは、第1,第10,第11バ イトは使用されないので、リードする必要はない。

【0067】さらに、例えばマイクロコントローラ2と して実行すべきコマンドがリードコマンド『12』であ る場合、パルス検出回路の第7及び第8バイトで転送デ ータ長が指定されるため、例えば、

MOV. W @HPCD7, ER4 のように、一つのワードサイズのリード命令で必要な2 バイトのパケットコマンドのみを効率良く読み出すこと 30 ができる。このコマンドでは、第1,第6,第9ないし 第11バイトは使用されないので、リードする必要はな ٧١₀ .

【0068】なお、ロングワードサイズの命令が4の倍 数番地から始まるものとして限定されるマイクロコント ローラでは、パケットコマンドの第2バイトが4の倍数 番地となるように配置すれば効率的な処理が可能とな

【0069】以上のように、この実施例のDVD-RO Mドライブでは、FIFO形態のレジスタつまりデータ FIFO134とは別個に、ホストコンピュータから入 力されるパケットコマンドを格納するためのパケットコ マンドレジスタ部135が設けられるとともに、該パケ ットコマンドレジスタ部135のアドレスは、そのすべ てがマイクロコントローラ2のアドレス空間上に配置さ れ、マイクロコントローラ2によるランダムアクセスが 可能とされる。この結果、マイクロコントローラ2は、 パケットコマンドレジスタ部135に格納されたパケッ トコマンドを、全部を読み出す必要がないから、必要な 分だけ効率良く読み出すことができ、しかも内蔵RAM ケットコマンドをすべて読み出す場合、マイクロコント 50 に退避させる必要がないため、マイクロコントローラ2

の中央処理ユニットに対する処理負担を軽減し、その処 理能力を高めることができるものである。

【0070】図5には、図3のホストインタフェース部 13に含まれるパケットコマンドレジスタ部135の一 実施例のブロック図が示されている。また、図6には、図5のパケットコマンドレジスタ部135の論理構成を 説明するための一実施例の論理記述図が示され、図7に は、その動作を説明するための一実施例の動作タイミング図が示されている。これらの図をもとに、この実施例のDVD-ROMドライブ、つまりそのDVD信号処理 10 LSI1に含まれるパケットコマンドレジスタ部135 の具体的構成及び動作ならびにその特徴について説明する。

【0071】なお、図6の論理記述は、パケットコマンドレジスタ部135の論理構成を定義するものであって、IEEE(アイ・イー・イー・イー)で規定されるHDL(ハードウェア・ディスクリプション・ランゲージ)又はRTL(レジスタ・トランスファ・レベル)に従って記述される。また、図7では、タイミングT1としてホストコンピュータによるリセット動作が、タイミングT2,T30~T3BならびにT4としてホストコマンド『A0』の受信動作とこれに続くパケットコマンドの受信動作が、タイミングT5としてマイクロコントローラによるリセット動作がそれぞれ示される。図7のパケットコマンドの受信動作時、ホスト制御レジスタHECのセレクトフラグSELは論理"0"とされる。

【0072】まず、図5において、この実施例のパケッ トコマンドレジスタ部135は、前記内部IOレジスタ HPCD0~HPCDBとして設けられる12バイトの パケットコマンドレジスタ1351をその基本構成要素 とする。パケットコマンドレジスタ1351の右側つま り入力側には、入力セレクタ1352が設けられ、その 左側つまり出力側には、出力セレクタ1353が設けら れる。このうち、入力セレクタ1352には、ホストイ ンタフェース部13の前記ラッチ回路139から16ビ ットのホスト書き込みデータhindataが入力され る。また、アドレスインレジスタ1356 (addr inから4ビットのアドレス信号が供給されるととも に、アンド(AND)ゲートAG3の出力信号たる内部 制御信号hwseが供給され、図示されないホスト制御 レジスタHECのセレクトフラグSELつまり内部制御 信号selが供給される。

【0073】入力セレクタ1352の出力信号は、8ビットずつ2バイトに分割された後、パケットコマンドレジスタ1351に入力される。このパケットコマンドレジスタ1351には、さらに、リセット回路1355(rst)からその出力信号たる内部リセット信号mrstbが供給される。また、パケットコマンドレジスタ1351を構成する12個の内部IOレジスタHPCD0~HPCDBの出力信号は、8ビット単位で出力セレ

クタ1353に供給される。

【0074】出力セレクタ1353には、マイコンインタフェース部14から読み出しイネーブル信号readが供給され、図示されない出力アドレスレジスタからその出力信号たる4ビットの出力アドレス信号addr_outが供給される。出力セレクタ1353の8ビットの出力信号は、内部データバスmoutdを介してマイクロコントローラ2に供給される。

【0075】その出力信号が内部制御信号 hwseとなるアンドゲートAG3の一方の入力端子には、ホストインタフェース部13の図示されない制御回路133からホスト書き込み信号 hwriteのエッジ検出信号 hwr」teのエッジ検出信号 hwr」teの上の近点の入力端子には、ステータスレジスタ1358 (state)からその出力信号たる内部制御信号 stateが供給される。ステータスレジスタ1358には、エッジ検出回路1359 (EDG)からパケットコマンド受信信号 packetのエッジ検出信号 packet edgが供給され、アンドゲートAG1からその出力信号たる内部制御信号10ad Oが供給される。エッジ検出回路1359には、さらに内部リセット信号mrstbが供給される。

【0076】アンドゲートAG1の第1の入力端子には、上記エッジ検出信号hwr_negが供給される。また、その第2の入力端子には、上記ステータスレジスタ1358から内部制御信号stateが供給され、その第3の入力端子には、デコーダ1354の4、5hを検出した出力信号h5が供給される。デコーダ1354には、入力アドレスレジスタ1356から入力アドレスには、入力アドレスレジスタ1356から入力アドレスレジスタ1356の出力信号h5は、ポインタたる入力アドレスレジスタ1356の出力信号つまり入力アドレス同号addr_inの計数値が4ビットの16進"5"となったとき、選択的にハイレベルとされる。

【0077】入力アドレスレジスタ1356の出力信号たる4ビットの入力アドレス信号addr_inは、+1回路1357を介して入力アドレスレジスタ1356の対応するビットに供給される。入力アドレスレジスタ1356には、さらに、リセットレジスタ1355から内部リセット信号mrstbが供給されるとともに、アンドゲートAG1の出力信号たる内部制御信号10ad0及び内部制御信号stateが供給される。

【0078】出力セレクタ1353は、リードイネーブル信号readならびに出力アドレス信号addr_outを含む5ビットが16進"10"であることを条件に、言い換えるならばリードイネーブル信号readが論理"1"つまりハイレベルとされかつ出力アドレス信号addr_outが全ビット論理"0"であることを条件に、パケットコマンドレジスタHPCD0(pkt_reg0)の保持内容を内部データバスmoutdに出力し、上記5ビットが16進"11"ないし"1B"

であることを条件に、すなわちリードイネーブル信号 readが論理"1"とされかつ出力アドレス信号 add r_outが対応する論理値とされることを条件に、パケットコマンドレジスタHPCD1(pkt_reg1)ないしHPCDB(pkt_regB)の保持内容を内部データバスmoutdにそれぞれ出力する。

【0079】次に、パケットコマンドレジスタ部135のリセット回路1355(rst)の出力信号たる内部リセット信号mrstbは、図6の第22行に示されるように、ホストインタフェース部13の制御回路133から供給される内部リセット信号rstbがロウレベルとされることを条件に、あるいは図示されない内部制御信号atmsが論理"1"つまりハイレベルとされ、内部IOレジスタに対する6ビットのアドレスつまり第0ないし第5ビットのレジスタアドレス信号atmad

〔5:0〕が16進"21"とされ、内部データバスの第7ビットd〔7〕が論理"1"とされ、かつライトイネーブル信号writeがハイレベルとされることを条件に、言い換えるならばアドレス21hの内部IOレジスタつまりホスト制御レジスタHECの第7ビットたるリセットフラグHPCRSTがセットされることを条件に、選択的に論理"1"とされ、これを受けてパケットコマンドレジスタ部135の各部が初期化される。

【0080】パケットコマンドレジスタ1351は、さらに、内部クロック信号c1kの立ち上がりエッジ又は内部リセット信号mrstbの立ち下がりエッジを受けて同期動作し、入力セレクタ1352とともに次の処理を行う。すなわち、まず内部リセット信号mrstbがロウレベルとされる場合、図6の第25行ないし第38行に示されるように、パケットコマンドレジスタ1351の12個のレジスタHPCD0~HPCDBつまりpkt_reg0~に8ビットの16進"00"つまり全ビット論理"0"を書き込み、初期化する。

【0081】このように、マイクロコントローラ2によってホスト制御レジスタHECのリセットフラグHPCRSTをセットしうる構成とし、これを受けてパケットコマンドレジスタ1351の各部ならびにその保持内容を初期化しうる構成とすることで、例えば何らかの原因によりパケットコマンドの入力動作が中断した場合でも、DVD-ROMドライブ全体をリセットすることなく、マイクロコントローラ2によってパケットコマンドレジスタの必要部分のみを選択的に初期状態に戻し、パケットコマンドの再送処理を行うことができる。

【0082】なお、上記内部リセット信号rstbのロウレベルを受けて入力アドレスラッチaddr_in,パケットコマンドレジスタpkt_reg0~pkt_regBならびに出力アドレスレジスタaddr_outが初期化されるときの様子が、図7にタイミングT1として例示される。また、これらのレジスタがホスト制御レジスタHECのリセットフラグHPCRSTを受け50

て初期化されるときの様子が、図7にタイミングT5と して例示される。

【0083】一方、ステータスレジスタ1358の出力 信号たる内部制御信号stateとホスト書き込み信号 hwriteのエッジ検出信号hwr negがともに 論理"1"とされる場合、パケットコマンドレジスタ1 351は、図6の第39行ないし第46行に示されるよ うに、ホスト制御レジスタHECのセレクトフラグSE Lつまり内部制御信号selと入力アドレス信号add r inを含む5ビットが16進 "00" であることを 条件に、すなわち内部制御信号se1が論理"0"とさ れかつ入力アドレス信号addr inが全ビット論理 "0"であることを条件に、ホストコンピュータからホ ストバスを介して入力される16ビットつまり2バイト のホスト書き込みデータhindataを連続する二つ のアドレスに配置された2個のパケットコマンドレジス タHPCD0及びHPCD1 (pkt reg0及びp kt reg1) に書き込む。

【0084】また、上記5ビットが16進 "01" ないし "05とされる場合、図6の第47行ないし第53行に示されるように、ホストバスを介して入力されるそれぞれ2バイトのホスト書き込みデータhindataを、連続する二つのアドレスに配置された2個のパケットコマンドレジスタHPCD2及びHPCD3(pktreg2及びpkt_reg3)ないしHPCDA及びHPCDB(pktregA及びpkt_regB)にそれぞれ順次書き込む。

【0085】さらに、内部制御信号selと入力アドレス信号addr_inを含む5ビットが16進"10"である場合、すなわち内部制御信号selが論理"1"とされかつ入力アドレス信号addr_inが全ビット論理"0"である場合、ホストバスを介して入力される16ビットつまり2バイトのホスト書き込みデータhindataをパケットコマンドレジスタHPCD1及びHPCD0(pktreg1及びpkt_reg0)に逆順で書き込み、16進"11"ないし"15とされる場合は、パケットコマンドレジスタHPCD3及びHPCD2(pkt_reg3及びpkt_reg2)ないしHPCDB及びHPCDA(pktregB及びpkt regA)にそれぞれ逆順で書き込む。

【0086】なお、パケットコマンドレジスタ1351の書き込み条件となる内部制御信号stateは、ホストコマンド『A0』が入力されたことを受けて選択的に論理"1"とされるパケットコマンド受信信号packetに従って選択的に論理"1"とされるが、このパケットコマンド受信信号packetは、図6の第55行ないし第57行に示されるように、内部クロック信号clkの立ち上がりエッジを受けて内部ラッチpacket_regに取り込まれる。この内部レジスタpacket 12 regは、前記内部リセット信号mrst

bの立ち下がりエッジを受けてリセットされる。

【0087】パケットコマンド受信信号packet は、さらに、図6の第59行に示されるように、内部レ ジスタpacket regの出力信号の反転信号との 論理積がとられ、これによってそのエッジ検出信号 pa cket edgが生成される。ステータスレジスタ1 358は、図6の第61行ないし第65行に示されるよ うに、このパケットコマンド受信信号packetのエ ッジ検出信号packet edgを受けてセット状態 とされ、これを受けて内部制御信号stateが論理 "1"とされる。また、ステータスレジスタ1358 は、エッジ検出信号hwr negが論理"1"とさ れ、かつ入力アドレスレジスタ1356の出力たる入力 アドレス信号addr inが16進"5"つまりその 最終値となったことを受けてリセットされ、あるいは内 部リセット信号mrstbの立ち下がりエッジを受けて リセットされる。

【0088】一方、入力アドレスラッチ1356つまりその出力たる入力アドレス信号addr_inは、図6の第67行ないし第71行に示されるように、内部制御信号stateが論理"1"とされ、かつホスト書き込み信号hwriteのエッジ検出信号hwr_negが論理"1"とされるたびに+1回路1357により内部クロック信号clkの立ち上がりエッジに同期してカウントアップされる。また、その計数値が16進"5"になると16進"0"にリセットとされ、内部リセット信号mrstbが論理"1"とされる場合もリセットとされる。

【0089】これにより、内部制御信号stateは、ホストコマンド『A0』が受信されパケットコマンド受 30 信信号packetが論理 "1"とされてから、入力アドレスレジスタ1356の計数値が16進 "5"となるまでの間、すなわちホストコンピュータから2バイトずつ入力される合計12バイトのパケットコマンドのパケットコマンドレジスタ1351に対する書き込みが終了するまでの間、論理 "1"とされる。また、この間に行われるパケットコマンドレジスタ1351へのパケットコマンドの書き込みは、ホスト制御レジスタHECのセレクトフラグSELつまり内部制御信号selに従って、2バイト単位で入力されるパケットコマンドの各バ 40イトと、これを書き込むべきパケットコマンドの各バ 40イトと、これを書き込むべきパケットコマンドレジスタ1351の連続する二つのアドレスとの対応が選択的に切り換えられる。

【0090】以上の結果、主制御装置として用いられるマイクロコントローラの上記アドレス対応が異なる場合でも、セレクトフラグSELによってこれを使用可能とし、マイクロコントローラに対する汎用性を確保することができる。

【0091】なお、ホストコマンド『A0』の受信、つまりパケットコマンド受信信号packetの論理

"1"を受けて内部制御信号stateが論理"1"とされるときの様子が、図7のタイミングT2に例示される。また、セレクトフラグSELつまり内部制御信号selを論理"0"とする場合のパケットコマンドレジスタ1351に対するホスト書き込みデータhindataの書き込み動作時の様子が、図7のタイミングT30~T3Bに例示される。

【0092】図7のタイミングT4に例示されるように、パケットコマンドレジスタ1351は、入力アドレス信号addr_inの計数値が16進"5"となってパケットコマンドの書き込みが終了し、入力アドレスレジスタ1356及びステータスレジスタ1358等がリセットとされた時点で、割込み要因レジスタHAINTのパケットコマンド割込みフラグPKTENDをセットし、コマンドの受信終了をマイクロコントローラ2に知らせる。マイクロコントローラ2は、これを受けてパケットコマンドレジスタ1351からパケットコマンドの必要部分を任意の順字で読み出し、コマンド実行のための処理に移行する。

【0093】以上の実施例から得られる作用効果は、下記の通りである。すなわち、

(1) 例えばDVD-ROMドライブに含まれ、DVD -ROMから出力される読み出し信号の処理やモータド ライバ及びピックアップのサーボ制御等に供されるDV D信号処理LSI等において、ホストコンピュータとの 間のデータ転送用のデータFIFOとは別個に、パケッ トコマンドを格納する専用のパケットコマンドレジスタ を設け、その全アドレスを、DVD-ROMドライブの 主制御装置たるマイクロコントローラのアドレス空間上 に配置するとともに、DVD信号処理LSIのホストイ ンタフェース部の制御回路に、ホストコンピュータから のホストコマンドを解読し、後続するパケットコマンド を選択的にパケットコマンドレジスタに書き込む機能を 持たせることで、マイクロコントローラによるパケット コマンドレジスタのランダムアクセスを可能にして、ホ ストコンピュータから入力されるパケットコマンドを、 FIF〇形態のレジスタを介することなく、マイクロコ ントローラに高速転送できるという効果が得られる。

【0094】(2)上記(1)項により、マイクロコントローラによる無駄なパケットコマンドの読み出しをなくし、マイクロコントローラの中央処理ユニットの処理負担を軽減して、その処理能力を高めることができるという効果が得られる。パケットコマンドの解析を高速化でき、DVD-ROMドライブのアクセス時間の短縮に寄与できる。

【0095】(3)上記(1)項及び(2)項において、DVD信号処理LSIのホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なリセットフラグを設け、マイクロコントローラに、ホ50 ストインタフェース部のパケットコマンドレジスタ及び

そのポインタを含む周辺部をリセットしうる機能を持たせることで、例えば何らかの原因により一連のパケットコマンドの入力動作が中断した場合でも、パケットコマンドレジスタの保持内容をクリアし、そのポインタを含む周辺部のみをリセットできるため、全体をリセットすることなく、パケットコマンドの再送処理等を行うことができるという効果が得られる。

【0096】(4)上記(1)項ないし(3)項において、DVD信号処理LSIのホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なセレクトフラグを設け、ホストインタフェース部の制御回路に、ホストコンピュータから2バイト単位で入力されるパケットコマンドの各バイトと、該パケットコマンドがバイト単位で格納されるパケットコマンドレジスタの連続する二つのアドレスとの間の対応をセレクトフラグに従って選択的に切り換えうる機能を持たせることで、マイクロコントローラの種類に関係なく、パケットコマンドレジスタへのコマンド格納処理を汎用化できるという効果が得られる。

【0097】(5) データ用FIFOとパケットコマンドレジスタの制御回路やラッチ回路を共通にして、論理規模の増加を抑止できる。

(6)上記(1)項ないし(5)項により、DVD信号処理LSI等の機能性を高めて、DVD信号処理LSI 1を含むDVD-ROMドライブ等のスループットを高め、DVD-ROMドライブを含むコンピュータシステム等のマシンサイクルを高速化することができるという効果が得られる。

【0098】以上、本発明者によってなされた発明を実 施例に基づき具体的に説明したが、この発明は、上記実 施例に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることは言うまでもない。例え ば、図1において、DVD-ROMドライブは、CD-ROMをも駆動できることは、規格に定められている通 りである。書き換え可能なRAMディスクを駆動できる ようにしてもよい。記憶媒体としては、ディスク形態を 光学的に読み取るものに限定されず、例えば、形態はカ ードやスティックなど、読み取りは磁気的や電気的なも のであってもよい。例えば、半導体記憶装置などであっ てもよい。また、半導体集積回路装置の微細化が進んだ 段階では、DVD信号処理LSI1及びバッファメモリ 3等をマイクロコントローラ2と同一の半導体基板面上 に形成してもよい。DVD-ROMドライブの電子回路 ブロックのブロック構成や機構部の構成ならびにバス構 成等は、種々考えられよう。

【0099】図2において、DVD信号処理LSI1の ブロック構成やバス構成等は、この実施例による制約を 受けない。また、ホストバスの信号形式は、ATAPI 形式に限定されないし、パケットコマンドレジスタのバ イト数も、適宜変更可能である。ATAPI形式のサブ 50 セットやスーパセットを利用することもできる。信号処理部11の誤り訂正方式等も種々考えられよう。図3において、ホストインタフェース部13のブロック構成は、種々の実施形態をとりうる。図4において、ホストインタフェース部13に設けられる内部IOレジスタの分類、名称ならびにその具体的ビット構成等は、本実施例による制約を受けない。これらの図において、パケットコマンドのバイト数や各バスのビット幅等は、任意に設定できるし、各信号の有効レベルについても同様である。図5及び図6において、パケットコマンドレジスタ部135のブロック構成及びその論理記述(論理構成)は、種々の実施形態をとりうる。図7において、各信号の具体的なレベル及び時間関係は、本発明の主旨に何ら制約を与えない。

【0100】以上の説明では、主として本発明者によってなされた発明をその背景となった利用分野であるDVDーROMドライブならびにそのDVD信号処理LSI1に適用した場合について説明したが、それに限定されるものではなく、例えば、CDーROMドライブやDVDーRAMドライブならびにその他の各種入出力装置にも適用できる。媒体は光ディスクなどの記憶媒体に限定されず、通信媒体などとすることもできる。この発明は、少なくとも第1の処理装置から選択的に入出力されるパケット形態のコマンドを有し、かつ該コマンドの参照を必要とする第2の処理装置を備えるシステムならびにこのようなシステムに設けられインタフェース整合機能を有する半導体集積回路装置に広く適用できる。

[0101]

【発明の効果】本願において開示される発明のうち代表的なものにより得られる効果を簡単に説明すれば、下記の通りである。すなわち、例えばDVD-ROMドライブに含まれ、DVD-ROMから出力される読み出し信号の処理やモータドライバ及びピックアップのサーボ制御等に供されるDVD信号処理LSI等において、ホストコンピュータとの間のデータ転送用のデータFIFOとは別個に、パケットコマンドを格納する専用のパケットコマンドレジスタを設け、その全アドレスを、DVD-ROMドライブの主制御装置たるマイクロコントローラのアドレス空間上に配置するとともに、DVD信号処理LSIのホストインタフェース部の制御回路に、ホストコンピュータからのホストコマンドを解読し、後続するパケットコマンドをパケットコマンドレジスタに書き込む機能を持たせる。

【0102】これにより、マイクロコントローラによるパケットコマンドレジスタのランダムアクセスを可能にして、ホストコンピュータから入力されるパケットコマンドを、FIFO形態のレジスタを介することなく、マイクロコントローラに高速転送することができるとともに、マイクロコントローラによる無駄なパケットコマンドの読み出しをなくし、マイクロコントローラの中央処

20

30

理ユニットの処理負担を軽減して、その処理能力を高めることができる。

【0103】上記DVD信号処理LSIにおいて、そのホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なリセットフラグを設け、マイクロコントローラに、ホストインタフェース部のパケットコマンドレジスタ及びそのポインタを含む周辺部をリセットしうる機能を持たせる。

【0104】これにより、例えば何らかの原因によって一連のパケットコマンドの入力動作が中断した場合でも、DVD-ROMドライブ全体をリセットすることなく、パケットコマンドレジスタの保持内容をクリアし、そのポインタを含む周辺部のみをリセットして、再送処理を行うことができる。

【0105】上記DVD信号処理LSIにおいて、そのホストインタフェース部の制御レジスタに、マイクロコントローラにより設定可能なセレクトフラグを設け、ホストインタフェース部の制御回路に、ホストコンピュータから2バイト単位で入力されるパケットコマンドの各バイトと、これらのパケットコマンドがバイト単位で格納されるパケットコマンドレジスタの連続する二つのアドレスとの間の対応をセレクトフラグに従って選択的に切り換えうる機能を持たせる。

【0106】これにより、マイクロコントローラの種類に関係なく、パケットコマンドレジスタに対するパケットコマンドの格納処理を汎用化することができる。

【0107】以上の結果、DVD信号処理LSI等の機能性を高めて、これを含むDVD-ROMドライブ等のスループットを高め、DVD-ROMドライブを含むコンピュータシステム等を高速化することができる。

【図面の簡単な説明】

【図1】この発明が適用されたDVD信号処理LSIを含むDVD-ROMドライブの一実施例を示すブロック図である。

【図2】図1のDVD-ROMドライブに含まれるDVD信号処理LSIの一実施例を示すブロック図である。 【図3】図2のDVD信号処理LSIのホストインタフェース部の一実施例を示す部分的なブロック図である。 【図4】図3のホストインタフェース部に含まれる内部IOレジスタの一実施例を示すアドレスマップである。 【図5】図3のホストインタフェース部に含まれるパケットコマンドレジスタ部の一実施例を示すブロック図である。

【図6】図5のパケットコマンドレジスタ部の論理構成 を説明するための一実施例を示す論理記述図である。

【図7】図5のパケットコマンドレジスタ部の動作を説明するための一実施例を示す動作タイミング図である。


【図8】この発明に先立って本願発明者等が検討したD VD-ROMドライブに含まれるDVD信号処理LSI の一例を示すブロック図である。 【符号の説明】

1…DVD信号処理LSI、2…マイクロコントローラ (マイコン)、3…バッファメモリ、4…DVD-RO Mディスク、51…アクチュエータ、52…スレッドモ ータ、53…スピンドルモータ、61~63…モータド ライバ、7…ピックアップ、8…リードチャネル、91 …評価装置(EQP)、92…オプション選択装置(○ PT)、93…表示装置(LED)、10…アンプ。1 1…信号処理部、111…データストローブ回路、11 2…復調回路、113…誤り訂正回路、114…サーボ 制御回路、12…バッファメモリコントローラ、13… ホストインタフェース部、131…タスクファイルレジ スタ、132…制御レジスタ、133…制御回路、13 4…データFIFO、135…パケットコマンドレジス タ部、14…マイコンインタフェース部。136…コマ ンド解析回路、137…セレクタ、138…FIFO制 御回路、139…ラッチ回路。1351…パケットコマ ンドレジスタ (HPCD0~HPCDB)、1352… 入力セレクタ、1353…出力セレクタ、1354…デ コーダ、1355…リセット回路 (rst)、1356 …入力アドレスラッチ又はその出力信号 (addr i n)、1357···+1回路(+1)、1358···ステー タスレジスタ (state)、1359…エッジ検出回 路(EDG)、AG1, AG3…アンド(AND)ゲー ト、moutd…内部データバス。T1~T2, T30 ~T3B, T4~T5…タイミング、c1k…内部クロ ック信号、rstb…内部リセット信号、packet …パケットコマンド受信信号、packet reg… 内部制御信号(パケットコマンド受信信号信号)、 pa cket edg…パケットコマンド受信信号のエッジ 検出信号、hwrite…ホスト書き込み信号、hwr reg…内部制御信号(ホスト書き込み信号信号)、 hwr neg…ホスト書き込み信号のエッジ検出信 号、hindata…ホスト書き込みデータ、pkt reg0~pkt regB…パケットコマンドレジス タ、addr out…出力アドレスレジスタ又はその 出力信号、state, atms…内部制御信号、at mad…レジスタアドレス、read…読み出しイネ ーブル信号、write…書き込みイネーブル信号、F IFOEND…FIFO割込みフラグ、PKTEND… パケットコマンド割込みフラグ。1'…DVD信号処理 LSI、2' …マイクロコントローラ、3' …バッファ メモリ、11'…信号処理部、111'…データストロ ーブ回路、112'…復調回路、113'…誤り訂正回 路、114'…サーボ制御回路、12'…バッファメモ リコントローラ、13' ……ホストインタフェース部、 131' …タスクファイルレジスタ、132' …制御レ ジスタ、133' …制御回路、134' …データ転送用 データFIF〇、135' …パケットコマンド入力用デ

50 ータFIFO、14'…マイコンインタフェース部。


【図1】

図1 DVD-ROMドライブのブロック構成




【図2】

図2 DVD信号処理LSIのブロック構成



【図3】

図3 ホストインタフェース部の部分ブロック構成




【図4】

図4 内部IOレジスタのアドレスマップ

	名称	アドレス	ピット名称							
			ピットア	ピットの	ピット5	ピット4	ピット8	ピット2	ピット1	ピットリ
タスクファイルンジスタ	ATERR	0 0 h	#SENSE#	#SENSE2	#SENSE1	#SENSE#	#	ABRT	- 8	#
	ATFER	01h	1	*	*		1	*	*	
	ATIR	0 2 h	1	#	*		#	RELEASE	10	COD
	ATBCH	04h	BC15	BC14	BC13	BC12	BC11	BC16	BCB	BCI
	ATBCL	0 5 h	BCT	BCB	BCB	BC4	BCS	BCZ	BC1	BCI
	ATDEVS	96h	*	#	#	DS	#	*	*	*
	ATCMD	0.7 h	ACMDT	ACMDS	ACMD 5	ACMD4	ACMDS	ACMD2	ACMD1	ACMDO
	ATSTAD	98h	ABSY	DRDY	#	#DSC	DRQ	#	#CORR	CHECK
	ATSTA1	0 9 h	ABSY	DRDY	*	#DSC	DRQ	#	#CORR	CHECK
	ATDCTL	ØAh	•	#	#	*	#	SRST	IENB	#
	ATASR	0 B h	ABSY	DRDY	#	#	DRQ	#	*	CHECK
制御レジスタ	HSR	14h	ı	0	0	1	•	0	0	START
	HBC	1 5 h	HBC7	HBCB	HBCS	HBC4	HBC8	HBCZ	HBC1	HBC0
	HPSSH	18h			0	HPSS12	HPSS11	HPSS10	HPSS9	HPSSS
	HPSSL	17h	HPSS7	HPSSE	HPSS5	HPSS4	HPSS3	HPSS2	HPSS1	HPSSO
	HEC	21 h	HPCRST		0	HPLSRST	DMARST	HESRST	SEL	HEE
などにておくさしてゅうと	HPCD#	24 h	HPCD07	HPCD# 8	HPCD05	HPCD#4	HPCD08	HPCD 12	HPCD#1	HPCD00
	HPCD1	25 h	HPCD17	HPCD18	HPCD15	HPCD14	HPCD18	HPCD12	HPCD11	HPCD10
	HPCD2	26h	HPCD27	HPCD28	HPCD25	HPCD24	HPCD23	HPCD11	HPCD21	HPCD20
	HPCD8	27h	HPCD37	HPCD38	HPCD35	HPCD34	HPCD33	HPCD#2	HPCD31	HPCD30
	HPCD4	28 h	HPCD47	HPCD4 B	HPCD45	HPCD44	HPCD48	HPCD42	HPCD41	HPCD40
	HPCD 5	2 9 h	HPCD 57	HPCD5 8	HPCD55	HPCD54	HPCD53	HPCD52	HPCD 51	HPCD 60
	HPCD#	2Ah	HPCD67	HPCD88	HPCD85	HPCD84	HPCD83	HPCDIZ	HPCD 81	HPCD80
	HPCDT	2 B h	HPCD11	HPCD78	HPCD76	HPCD14	HPCD13	HPCD12	HPCD71	HPCD 7 0
중	HPCDI	2 C h	HPCD87	HPCD 8	HPCD85	HPCD84	HPCD83	HPCD 12	HPCD 11	HPCD80
	HPCDI	2Dh	HPCD97	HPCDII	HPCD85	HPCD #4	HPCD88	HPCDIZ	HPCD 1	HPCDSS
	HPCDA	ZEh	HPCDAT	HPCDAB	HPCDAS	HPCDA4	HPCDA3	HPCDAZ	HPCDAI	HPCDA 0
	HPCDB	2Fh	HPCDBT	HPCD86	HPCDB5	HPCDB4	HPCDB3	HPCDB2	HPCDB1	HPCD80
自込みレジスタ	HIINT	aAh			0	CMDI	RDYER	RSTI	RSTCMD	HTINT
	HAINT	88h	NCMD	PKTEND	CDONE	CRCERR		HPA	HVB2B	FIFOEND
	HIMSK	3 C h	INTSEL	0	0	MCMD I	MRDYER	MRSTI	MRSTCMD	MHTINT
	HAMSK	3 D h	MNCMD	MPKTEND	MCDONE	MCRCERR	MHF1FER	MHPA	MHVB2B	MF I FOEND

#:ソフトウェアにより内容定義 0:レジスタが存在しない 【図5】


図5 パケットコマンドレジスタ部のブロック構成



【図6】


図6 パケットコマンドレジスタ部の論理記述

【図7】



【図8】

図8 DVD信号処理しSIのブロック構成



フロントページの続き

Fターム(参考) 58014 GC06 GD22 GD37 GE05 HB25 58065 BA04 CA15 CE01 ZA11 5D044 BC03 CC04 DE17 DE42 DE57 EF05 HL02